50나노 공정 기술은 현재 양산중인 80나노 공정에 비해 3세대 앞선 기술로 생산성이 2배나 뛰어나며, 삼성전자가 작년 세계 최초로 개발한 60나노 공정에 비해서도 생산성이 55%나 높은 최첨단 미세공정 기술이다.
초고속 동작과 데이터 저장능력, 저소비 전력 특성이 강화돼 대용량 PC용 D램과 그래픽 D램, 모바일 D램 등 모든 D램에 확대 적용될 수 있다.
삼성전자는 50나노 공정을 적용한 D램 제품을 2008년 1.4분기부터 출시할 예정이며, 50나노급 D램 시장 규모가 2008년 50억달러를 시작으로 2011년까지 4년간 550억달러에 달할 것으로 전망했다.
삼성전자는 'RCAT'와 'SEG'라는 3차원 입체 트랜지스터 구조 신기술과 '복합 유전층'이라는 신물질, D램 셀의 최소면적을 줄이는 '6F²' 구조 등을 적용함으로써 50나노의 벽을 뛰어넘었다.
그동안 D램의 경우 낸드플래시보다 구조가 복잡하기 때문에 D램 업체들은 50나노 이하 공정 축소와 제품의 신뢰성 획득에 어려움을 겪어왔다.
삼성전자는 아울러 이번 50나노 D램 개발과 관련해 신규 공정, 제품 개발, 디자인 분야를 망라한 51건의 특허를 국내외에 출원했다.
삼성전자는 D램 사업 23년째인 올해 D램 제품 매출이 반도체 단일제품으로는 처음으로 100억달러를 달성할 것으로 전망했다. 또 현재 32% 선을 유지하고 있는 세계 D램 시장에서의 시장점유율이 내년에는 36~40% 정도에 달할 것으로 내다봤다.
시장조사기관 데이터퀘스터에 따르면 올해 D램 시장 규모는 300억달러 안팎이며, 내년에는 올해보다 17% 성장한 350억달러 수준에 이를 것으로 보인다.
삼성전자 관계자는 "이번 50나노 개발로 개발 측면에서는 경쟁사와의 격차를 1년 이상 벌렸으며, 양산 측면에서도 비용 절감과 생산성 향상을 통해 독자적인 수익성을 유지할 수 있는 기반을 확보하게 됐다"고 말했다.
한편 삼성전자는 이날 지난해 개발한 60나노 1기가비트 DDR2 D램에 대해 업계 최초로 인텔의 인증을 받았으며, 작년 2월 세계 최초 개발한 DDR3 D램을 내년 출시할 예정이라고 밝혔다.
하이닉스도 이날 60나노급 1기가비트 DDR2 D램에 대해 인텔 인증을 받았다고 밝혔다.
